# FUROPEAN PATENT OFFICE

## **Patent Abstracts of Japan**

PUBLICATION NUMBER

61198753

PUBLICATION DATE

03-09-86

APPLICATION DATE

28-02-85

APPLICATION NUMBER

60037521

APPLICANT: TOSHIBA CORP;

INVENTOR: TAKADA TOMOJI;


INT.CL.

H01L 21/82 H01L 27/10

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT



ABSTRACT :

PURPOSE: To implement high speed in signal transmission, by adding impurities, whose conducting type is reverse with respect to a substrate, to a part beneath a channel region, with regard to a program switch having an MOSFET structure, which is provided in a wiring region.

CONSTITUTION: On a P-type Si substrate 11, N+ source and drain regions 12a and 12b are formed. A poly Si gate 14 is provided through a gate oxide film 13. B is implanted in a channel region, and a channel-ion implanted layer 15 for controlling a threshold voltage is formed. P or As is implanted into a part beneath the channel region. An impurity added layer 16 for suppressing a back- gate bias effect, which offsets the impurities in the substrate, is provided. By suppressing the back gate bias effect, DC resistance, when the potential of a signal-input line is increased and the MOSFET is turned ON, is decreased. Charge to wiring capacity and to the switching capacity of a switch matrix is carried out quickly. Since the potential of the signal input wiring can be brought close to the potential of an output line sufficiently, the signal transmission speed can be improved.

COPYRIGHT: (C)1986,JPO&Japio

# 四公開特許公報(A)

昭61-198753

@Int\_Cl.4

維別記号

厅内整理番号

码公開 昭和61年(1986)9月3日

H 01 L 21/82 27/10

8526-5F 6655-5F

客査請求 未請求 発明の数 1 (全7頁)

公発明の名称 半導体集積回路

②特 願 昭60-37521

**愛出 願 昭60(1985)2月28日** 

⑩発明者 高田 知二

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

①出願人 株式会社東芝 川崎市幸区堀川町72番地

20代理人 弁理士 則近 憲佑 外1名

剪 組 ៕

1. 発明の名称

半導体集模回路

## 2. 特許請求の範囲

(1) 茜板に作り込まれた、それ自体論理機能を有 し、かつ信号の入力部及び信号の出力部を有する 複数の回路プロックと、この複数の回路プロック からまる回路プロック領域に隣接し、前記基板上 に形成された配額領域とを備え、前配回路プロッ ク假域は複数種の論理機能素子の集合から構成さ れ、前記配線領域は互いに交わる信号入力用配線 鮮及び信号出力用配線群から構成され、前配信号 入力用配破群は各回路プロックの信号入力部に夫 夫接続され、前記信号出力用配線群は各回路プロ ックの信号の出力部に夫々接続され、かつとれら 接続はその回路プロックが隣接する前記配象領域 にかいて行なわれ、前記信号入力用配級群と旅記 信号出力用配線跡との交差部には夫々スイッテ素 子が設けられ、とのスイッテ果子の ON,OPF 状態 を創御することにより各回路プロック間の信号の 入出力関係が決定され所図の集積回路が構築され、 前記スイッチ染子はMOSFET構造を為し、そのマントでより マートを発展下にはベックゲートバイナス効果を抑い 制する基板と遊導盤型の不純物が添加されてなる 事を特徴とする半導体集積回路。

②前記スイッチ素子はE<sup>®</sup>PROMである夢を特像とする前記特許請求の範囲第1項記載の半導体集機回路。

3. 発明の詳細な説明

( 発男の技術分野 )

本発明はテップの機能がプログラマブルを半導 体集積回路に関する。

[発明の技術的背景とその問題点]

近年、少貴多品種の要求に伴ない次の領をLSI が出現している。

(1) 標準セル方式

LSI内に使用される基本的な論理機能を有する回路プロックを予め計算機に登録してかき、計算機の自動処理により、これらの回路プロックを 記述・配譲し、所望の最終製品を得る。 (2) ゲートアレイ方式

論理が一トを構成する基本国路を予めウェハー・上にアレイ状に配置しておき、この上に標準セル 方式と同じよりに自動配板によって配線パターン を決定し、所望のLSIを得る。

これらは完全手設計のLSIに比べて開発期間が短いもののリングラフィー技術を用いた製造工程が必要であり、設計完了からLSI完成まで数 週間~数カ月かかるという問題がある。

とれに対し本出額人により次の方法が提案されている(特額昭 58-157718 号)。

即ち、席6図に示す如く、1つ以上の論理機能 米子により構成された複数の回路ブロック 61a , 61b …… 61m が予め専用 I C の手法により配線工程 を終了して基板に作り込まれ、各回路ブロックの 入力信号及び出力信号が電気的に ON,OFF 状態を 書き込めるスイッチマトリクス上に導びかれ、各 回路ブロックの全ての入力信号に B<sup>2</sup> P BOM や 1 ピ ットメモリーを 偏えた MOS FBT 等のスイッチ 米子 62を介して接近可能となっている。 63はT 字状の

トリクス中のスイッチトランジスタを通過する。 従ってスイッチトランジスタのON状態での直流抵 抗 Ron は小さい方が良い。

第7図は1つのスイッチ部分を示す。今、信号出力用配数63に接続されたドレイン 電圧  $V_D=5\,V$ 。ゲート 65 電圧  $V_G$  , 基板電圧  $V_{S\,L}b=0\,V$  ( 即ちバックゲートバイアス  $V_{B\,S}=0\,V$ ) , 信号入力用配数64に接続されたソース電圧  $V_S\,L$ した時の  $R_{ON}$  を考える。(第8図)

39図に示すように、 $R_{ON}$ の値は $V_8$ によって変化し、 $V_8\approx 0V$  ではトランジスタの飽和電流 ID sat とドレイン包E  $V_D$  とで $V_D$  / ID sat と扱わされるが、 $V_8 \geq V_C - V_{TH}$  ( $V_{BS} = -V_8$ ) では無限大となる。しかもこの時の $V_{TH}$  は $V_{BS} = -V_8$  での値であり、通常バックゲートパイアス効果により $V_{BS} = 0$  での $V_{TB}$  より大きな値を持つ。即ち、バックゲートパイアス効果による $V_{TB}$  の増加が $E_{ON}$  の増大をもたらし信号伝達遅延の一因となっている。

ととでいう Vaa は、ソース電位を基準にした基 板の電位を示している。したがって、基板電位 借号出力用配報、64は信号入力用配線である。

この方法によれば、フィールドプログラマブルであるため、ユーザーが自分の手で論理機能を移き込むととにより、高い段能を備えた所望のLSIを答るしく早く手にする事ができる。しかも、ある定まった論理機能を有する回路プロックの入力信号と出力信号を接続するといり形式でLSIの設計を行なりことができ、ポード上での論理設計に伐れた設計者にとっても理解しあい。

しかしたがら、スイッチ素子のON抵抗が回路動作を遅くする、信号入力用配線のHighレベルが十分に上がらない等の問題があった。

即ち、信号線はスイッチマトリクスの場から端まで走る必要があるため配線容量が大きく、更にスイッチ来子の拡散領域(ソース/ドレイン)の接合容量がこれに加算されるため非常に大きな容量を持つ。例えば信号入力用配線には800個もの膨大なスイッチが接続され、結局、1本の信号磁の持つ容性は数PFになる。

上記容量を充放電するための電流は全て上記マ

Vsub=0 V としたままで、ソース電位がVsとなると、 Vss=-Vs の値となる。 これは、ソース電位を逃れて考えると、バックゲートバイアス電圧を印加した事と等値となる。 このため、ソース電便はから供給される多数キャリでとって、テャは似から供給される多数キャリをしたで、ゲート電圧)を、印加しなければサイネル反転ができなくなる。 すなわち、ソース 位を逃離にした反転時のゲート電圧: スレットバイアス効果である。

また、第9図からも刊る様に、信号入力用配額 64の単位( $V_8$ )は、 $V_G-V_{TH}$ ( $V_{BB}=-V_8$ )以上には上がらない。もし $V_8$ を出力級と同級  $V_{DD}$  までスイングさせるため  $V_{BS}=-5$  V で  $V_{TH}=0$  V となるようにスイッチトランジスタを作っても  $V_{BS}=0$  V では  $V_{TH}<0$  となりスイッチトランジスタを作っても  $V_{DS}=0$  V としても  $V_{D}=5$  V、 $V_{S}=0$  V の時はスイッチトランジスタを通してリークが生ずる。従ってハイレベル入力慎圧  $V_{TH}$ を

出力電圧より低く設定せざるを得ず、回路ブロックの入力回路に特別な工夫が必要であり、また、この低電圧により信号伝達時間 tpd LHの遅延も一層助長される。

### (発導の目的)

本発明は上記事情に無みて為されたもので、かかるプログラマブルLSIの高速化を図る事を目的とする。

#### (発明の頻要)

本発明は配級領域に設けたMOSFST構造のブログラム用スイッテに対し、そのチャネル領域下に基板と逆導電型の不純物を添加しバックゲートバイアス効果を抑制する様にしたものである。 (発明の効果)

本発明によれば、かかる不純物系加によりパックゲートバイアス効果を抑制する事により、信号入力級のVa上昇時のBoxを下げ配額容量並びにスイッチマトリクスのスイッテ容量に対する充電が速やかに行なえ、また、Va自体も十分出力線の電

## ク …… 1 個

④ 4つのインパーメをもつプロック … 100 個

位に近づける事が出来るので信号伝達達医の減少

- ⑤ 8 ピットレジスタのブロック ……19 個
- ② 2つのDタイブフリップフロップをもつプロック
- ① 4インブットのANDゲートを2つもつプロック
- ③ 2対1データセレクタを4つもつブロック ……13個
- ⑨ 4ビットバイナリカウンタを2つもつブロック……11 個
- ⑩ 2-4ラインデコーダを2つもつブロック
- ① 3-8ラインデコーダをもつブロック
- ····· 3 @
- ② 4-1セレクタを2つもつブロック…… 5個
- ❷ 8−1セレクタをもつプロック …… 4値
- ② 8 ピット区列入力一並列出力シフトレジスタをもつブロック …… 3 個
- 😉 8ピット並列入力一直列出力シフトレジスタ

を図ることができる。

#### 〔発明の実施例〕

ートアレイである。

先ず、レイアウトを終 6 図を利用して説明する。即ち、Siウェハーの一辺に回路ブロック 61a 、61b ······ 61n が作り込まれており、各回路ブロックは、イインブット NAND ゲート等、論風機能案子の1つ以上により構成されている。この論理機能案子は CMOS 群成を為し、毎用IC如ち標準セル方式における手書きの標準セル戦いは配線銃のゲ

以下、本発明の実施州を図面を用いて詳述する。

複雑な結連機能栄子は標準セル方式により機能 セルを相互配額により組み合わせて形成してもよ

回路プロックの構成は次の通りである。

- ① 4インブット NAND ゲートを2つもつブロック ......15 fb
- ② 2インブット NAND ゲートを4つもつプロック ......14 個
- ③ 8インブットNAND ゲートを1つもつフロッ

### をもつブロック …… 3 個

- 6 8ピット 直列入力一直列出力 シフトレジスタをもつプロック …… 2個
- ⑰ 単安定マルチパイプレータを2つもつブロッ
- · ク ····· 4 個
- ③ 2インブットORゲートを4つもつブロック
- ② 2インブットNOBゲートを4つもつブロック
- ····· 3 f
- ② 64 ピット RAMのブロック ..... 3 個
- ② 2インブット EXCLUSIVE-ORサートを4つ もつプロック ...... 2個
- 四 4ビットコンパレータのブロック …… 3個
- ® J K フリップフロップを 2 つもつプロック
- ❷ 9ビットの例/奇パリティジェネレータ/チ
- ェッカのブロック …… 3 個
- 魯 4ピットパイナリ金加算器のプロック… 2個

- の 2インブットマルチブレクサをもつもつプロ
  - ョク ...... 5 個
- . 歯 8 - R ラッチをもつもつブロック …… 2個
- ② ALUのプロック ...... 1個
- 8ヒットアドレサブルラッチのブロック
- ① ルックアヘッドキャリジェネレータのブロッ…… 1個

本発明ではメイッチポ子62としてMOSFET構造

この様にして VBB 変 動に伴なう VTB の増大が防止され、 Ron が小さく、また VBも高くされ集積回路の高速動作が選成される。上記 MOS FET は N チャネルであるが P チャネルの場合も 若板と逆導電銀不純物を添加すれば同様に実施できる。

上記実施例では、MOSFET構造を示しているが、 とれは1ピットメモリを個えたMOSFET等をスイ ッチ索子に用いる場合に扱らず、E<sup>2</sup>PROMをスイ のものが用いられる。

MOSFETのスレッショルドはE VTH とパックゲートパイアス Vas との関係は

$$V_{TH} = V_{TO} + \frac{1}{C_{OX}} \sqrt{2 \cos q \cdot N_{Bub} (2 \phi_F + V_{BB})}$$
 (1)

の関係がある。ことで

Vro : Vas = 0 の時の VrH

Cox:ゲートー差板間の単位面積当りの容量

fox:ゲート絶象膜の誘電率

q :単位電荷≈ L6×10<sup>19</sup> クーロン

\* ・ : 華板のフェルミ単位

従ってNaubが小さい得Vas の変動に伴なり Vre の変化は小さくなる。

即ち、先述した様にOFFスイッチでリークが生じない様に先ず $V_{TO} \ge 0$  KC 設定される。 これはゲート 絶談旗厚 $L_{OX}$ 、ゲート電極材料等により変化する。 そしてチャネル領域下の基板に基板とは逆導域の不純物をイオン庄入する。 こうして $V_{BB}$ の変動にかかわらず、 $V_{TE} \approx V_{TO}$ 一定、ときるスイッチトラングスタを実現できる。

,チ糸子に用いる塩合も同じである。

第2図はその例で、フローティングゲート FG 上には調神ゲート  $CG_1$  , $CG_2$ が交差して設けられ、FG はトンネル酸化膜を介して落板のソース8,ドレイン D と同様電域の拡散層(EG 書込み電極)と対向している。 EG は全セル同時に作動し、例えば  $CG_1$  =  $CG_2$  = 20 V ,EG = 0 V のセルのみ電子が EG から FG 化住入され(OFF)、  $CG_1$  =  $CG_2$  = 0 V ,EG = 20 V のセルのみ電子が EG から EG に放出される ON)。

E<sup>2</sup> PROM でも MOSFET と書込み来子の複合であるので FG をダート電板と見たてる事が出来る。 即ち、MOSFET 部のチャネル領域下に逆導電型不統物を同様に導入すればよい。

以上の例では、ティネル領域下に基板と逆導電型の不純物を添加した例であるが、以下に述べる方法によっても第6回で示した問題点を解決することができる。即ち、信号入力用配額を予め所定の電位に固定してかく方法である。

如ち、第3回に示す様に信号入力用配線64をプ

リチャージトランジスタ31を介してブリチャージ 単E(ノード 32 の 単位) に接続するものである。 今、スイッチ表子62が N チャネル MOSFBT 構造、 ブリチャージトランジスタ31が P チャネル MOS-FBT、ブリチャージ 配圧が出力級の 退圧、 畑ち 5 V とした時の動作を考える。 回路ブロック 61a、 61b … 61x に 偏えられた出力パッファはトライス テート出力パッファが良い。 33はゲート 電圧線で ある。

ブリチャージトランジスタ31のゲート 電圧 V32 = 0 V の期間はブリチャージ期間で、 との時回路プロックの出力状態は第4個に示す様にハイ・インピーダンス状態とし、信号入力用配銀64の電位はブリチャージトランジスタ31を通して 5 V にブリチャージされる。

Value 5 V の期間は、プリチャークトランジスタがOFF となり回路プロックの出力パッファの出力 低圧即ち Velaの 進位に

従って信号入力用配線64の電位は

V<sub>63</sub> = 0 V の場合:運延時間 tpdHL の後に

入力されるプリチャージ信号入力線、 55 は 2 入力 NOB ゲートである。

上記例においては、ブルアップ動作を行なったが、スイッチ素子62が P チャネル MOSFET 構造の場合には 0 レベル出力伝達が難しくなるので、ノード32を接地として信号入力用配譲64をブルダウン動作させるのも良い。

尚、上記例ではトライステートペッファを用い た水通常の出力パッファでも効果を期待できる。

商、第1図の実施例ではイオン注入店15、16を有したが、この代わりにチャネル領域に基板と逆導電型の不純物をイオン注入したEタイプや18イブのMOSFETでもパックゲートパイアス効果を抑動する効果がある。又、EPPROMにおいて書込み、消去時のフローティングゲートの電位が表々例をはー3V、サインのを定されたものではDタイプのMOSFET部を有するものを用いる事が出来るのは勿論である。更に(1)式から判る様に、イオンに入居15、16を設けないアンドープのMOSFETは、基板と逆導電型の不純物をイオン注入した先述イ

Vos=OVになる。

一方、 Ves≈5 Vの場合: Ve4 を保持 しつづけると とになり従って、

- ①信号入力用配線64の電圧は 0 V~5 V の間をスイングする。
- ②スイッチトランジスタのパックゲートパイア ス効果による ON 抵抗の増加が動作速度に全 く影響しない。

また、経路プロックの出力パッファは出力ラインを 0 レベルから 1 レベルに上げる必要がたいので、小さくできる。即ち、 CMOS 出力バッファーの P チャネル出力トランジスタを不要とできる。即ち、上記例の場合、出力パッファは 1 レベルの出力の必要がなく、ハイ・インピーダンス状態及び 0 レベル出力の 2 値でよい。

第 5 図はとのような出力バッファの例を示し、51 はNチャネル MOSFET である出力駆動トランジスタ、52 は論理機能業子からの信号入力強子、53 は信号出力強子で信号出力用配線64に接続されている。54はブリティージ期間か否かで 1.4.4.10 4 が


オン住入層 15 のみを有する通常のBタイプMOSFET に比べてとの発明の目的のためには優れている。

#### 4. 図面の簡単な説明

第1図は本発明の実施例を示すMOSFETスイッチの断面図、第2図は EPROM の等価回路図、第3図はプログラマブル集後回路にブリチャージを行たり例の平面図、第4図はその動作波形図、第5図は出力バッファの回路図、第6図はブログラマブル集機回路の平面図、第7図はスイッチの交点の回路図、第8図はその動作を示す図、第9図はその動作特性図である。

図において、 16…不純物添加層。

代理人 弁理士 斯 近 憲 佑 (ほか1名)



第 1 図

